Bus Mastering

Autor: Laura McKinney
Datum Vytvoření: 9 Duben 2021
Datum Aktualizace: 24 Červen 2024
Anonim
BUS MASTERING LIKE SKRILLEX EXPLAINED IN ABLETON
Video: BUS MASTERING LIKE SKRILLEX EXPLAINED IN ABLETON

Obsah

Definice - Co znamená Bus Mastering?

Mastering sběrnice je funkce architektury sběrnice, která umožňuje řídící sběrnici komunikovat přímo s ostatními komponenty bez nutnosti procházet CPU. Nejaktuálnější architektury sběrnice, například propojení periferních komponent (PCI), podpora masteringu sběrnice.

Mastering sběrnice zvyšuje rychlost přenosu dat operačních systémů, šetří systémové zdroje a zvyšuje výkon a dobu odezvy.


Úvod do Microsoft Azure a Microsoft Cloud | V této příručce se dozvíte, o čem cloud computing je a jak vám může Microsoft Azure pomoci migrovat a řídit podnikání z cloudu.

Techopedia vysvětluje Bus Mastering

Mastering sběrnice umožňuje řídící sběrnici přistupovat k RAM nezávisle na CPU. Je navržen tak, aby umožňoval přenos dat mezi periferním komponentem a RAM, zatímco CPU implementuje další odpovědnosti.

Platforma sběrnice master se nejčastěji vyskytuje v samostatných vstupně / výstupních (I / O) zařízeních nebo v mikroprocesoru. Směruje provoz na I / O cestě nebo počítačové sběrnici. Master sběrnice je „master“ a řídí cesty sběrnice, které obsahují přenosové signály a adresu. Vstupní a výstupní (I / O) zařízení na sběrnici jsou „slave“.

Pokud počítač obsahuje několik komponent, které podporují mastering sběrnice, je třeba implementovat hierarchickou strukturu, aby se zabránilo tomu, aby se několik komponent pokusilo použít sběrnici současně. Existuje několik struktur, jako například:


  • Rozhraní malého počítačového systému (SCSI): Přenos dat mezi počítačem a periferními zařízeními. Zahrnuje trvalou prioritu pro každé ID SCSI
  • Serial Peripheral Interface (SPI): Funguje v plně duplexním režimu (oba směry) pomocí architektury master / slave. Hlavní zařízení inicializuje datový rámec, který zahrnuje synchronizaci rámce.
  • Interintegrovaný obvod (I2C) Rozhraní: Má obousměrnou architekturu sériové sběrnice, která obsahuje stop a start bitů, které řídí přenos dat.